檢索結果：共10筆資料 檢索策略： "Yung-Chih Chen".ecommittee (精準) and cdept.raw="電機工程系"
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
現今超大型積體電路(VLSI)設計為了滿足電路對於性能、面積和功率消耗嚴格的要求，如何在設計流程早期階段提供準確的功率消耗估算，對於現代超大型積體電路設計中晶片上系統(SoC)的設計探索和驗證至關重…
2
混合單元高度的超大型積體電路(VLSI)已經廣泛應用以滿足不同的設計需求。由於各種與製造相關的設計考量，例如佈局相 依效應（layout dependent effects）、汲極對汲極相鄰（dra…
3
4
隨著製程單位的下降，漏電功耗(Leakage power)已經在設計中成為一項重要的目標值，運用多個閥值電壓(Threshold Voltage)在以單位元件為基礎的設計中已經是一種流行的技術，這可…
5
電壓降和有效電阻是評估現代積體電路設計中電源傳輸網路穩健性的關鍵指標。在現今積體電路設計流程中的工程改變命令（ECO）階段需要對電源傳輸網路進行迭代調整，過程中需要多次啟動電源傳輸網路分析工具來評估…
6
7
隨著製程持續演進，尺寸不斷縮小，甚至達到7奈米以下，使電路性能受到金屬線阻抗的影響日益增強，為克服其所帶來的挑戰，墩柱式灌孔（via pillars）的概念應運而生。墩柱式灌孔為現代集成電路設計提供…
8
隨著先進製程的發展，金屬氧化物半導體場效電晶體的電氣特性變化變得越來越受到佈局效應影響，像是氧化物擴散區距離以及氧化物和氧化物之間的距離效應。由於這些佈局效應，使得兩個擁有特定種類的單元以特定方向相…
9
目前關於量子佈局合成的研究通常假設輸入的量子電路只由單量子位元與雙量子位元閘組成，然後將其映射至目標的量子電腦上。這種假設簡化了佈局合成問題，只需要確保所有受控反閘（CNOT）滿足所給的耦合圖的硬體…
10
量子電路中的佈局合成將合成電路的邏輯量子位元映射到硬體設備的物理量子位元並遵守硬體限制。現有的關於該問題的研究通常會遇到難以處理的公式複雜性，因此運行時間過長。在本文中，我們通過開發基於可滿足性模理…